[중앙뉴스라인, 한장원기자] 차세대 반도체의 핵심 소재로 주목받는 ‘2차원 반도체’를 원자층 단위로 정교하게 가공하는 새로운 기술이 개발됐다. 복잡한 물질 적층 공정을 간소화하고 초미세·저전력 반도체를 개발하는 데 기여할 것으로 기대된다.
과학기술정보통신부는 기초과학연구원(원장 장석복, 이하 ‘IBS’) 반데르발스 양자 물질 연구단 조문호 단장(POSTECH, 포스텍 석학 교수) 연구팀이 2차원 반도체를 구성하는 원자를 선택적으로 바꿔, 하나의 박막에 반도체·절연체·준금속 영역을 원하는 층과 위치에 구현하는 ‘모듈형 트랜지스터 제작 기술’을 개발했다고 밝혔다.
이번 연구는 과기정통부의 IBS 기초과학연구단 지원 사업을 통해 수행됐으며, 세계적 학술지 '사이언스(Science)'에 10월 16일(금) 오전 3시(KST) 게재됐다.
인공지능(AI) 기술의 발전으로 반도체의 미세화와 전력 효율을 높이기 위한 연구가 활발하다. 특히 원자층 두께에도 전류를 제어할 수 있는 2차원 반도체는 기존 실리콘 반도체의 미세화 한계를 극복할 차세대 소재로 주목받고 있다. 글로벌 반도체 기업과 연구기관을 중심으로 산업용 웨이퍼 공정에 적용하기 위한 연구가 진전되고 있지만, 실제 전자소자로 구현하려면 서로 다른 물질을 정교하게 집적해야 하는 기술적 과제가 남아 있다.
대표적 반도체 소자인 트랜지스터는 전류를 켜고 끄는 스위치로, 전류가 흐르는 반도체와 이를 제어하기 위한 절연막, 전류가 드나드는 금속 전극이 필요하다. 그러나 2차원 반도체는 표면에서 다른 물질과 화학적으로 잘 결합하지 않아 절연막을 균일하게 입히기 어렵다. 금속 전극을 직접 붙이면 접촉면이 손상되거나 전기 저항이 커져 성능이 떨어질 수도 있다. 서로 다른 얇은 물질을 한 장씩 옮겨 쌓는 방법도 있지만, 공정이 복잡해 넓은 면적에 균일하게 적용하거나 대량 생산으로 확대하는 데 한계가 있었다.
연구진은 서로 다른 물질을 쌓는 대신 2차원 반도체를 이루는 원자를 선택적으로 바꿔 필요한 물질을 원하는 위치에 직접 만드는 방식을 고안했다.
연구에 사용한 p형 반도체 ‘이셀레늄화텅스텐(WSe₂)’은 금속인 텅스텐(W) 원자층을 셀레늄(Se) 원자층이 위아래로 감싼 구조다. 연구진은 중심의 텅스텐 원자는 그대로 두고 주변의 셀레늄 원자만 다른 원자로 바꾸면 물질의 전기적 성질도 달라지는 원리를 활용했다.
연구진은 다층 이셀레늄화텅스텐 박막의 원하는 층과 위치에서 셀레늄 원자를 산소(O), 황(S), 텔루륨(Te)으로 선택적으로 치환했다. 이를 통해 각각 절연체인 산화텅스텐(WOₓ), n형 반도체인 이황화텅스텐(WS₂), 전기가 잘 통하는 준금속 이텔루륨화텅스텐(WTe₂)으로 변환했다.
이 과정에서 박막의 층과 층 사이에 있는 미세한 틈이 반응 원자의 이동을 가로막는 장벽으로 작용한다는 점을 이용했다. 반응 온도와 반응 기체의 압력을 조절해 화학반응이 다음 층으로 넘어가는 것을 제어함으로써, 약 0.7나노미터(nm) 두께의 원자층 단위로 물질을 변환했다. 또한 반도체 공정용 마스크(가림막)를 활용해 평면상의 원하는 위치만 선택적으로 바꾸는 데에도 성공했다.
연구진은 이 기술로 하나의 박막에 반도체(이셀레늄화텅스텐)와 절연막(산화텅스텐), 준금속 전극 접합층(이텔루륨화텅스텐)을 갖춘 모듈형 트랜지스터를 구현했다. 전류의 원활한 흐름을 돕는 준금속 접합층을 적용하자 금속 전극에서 반도체로 전하가 이동할 때 넘어야 하는 에너지 장벽이 35.5밀리전자볼트(meV)까지 낮아졌다. 금속 전극을 직접 붙이는 경우와 비교해 약 3분의 1 수준으로, 전류가 더 쉽게 흐를 수 있음을 의미한다.
전류를 켜고 끄는 성능도 이론적 한계에 근접했다. 전류를 10배로 바꾸는 데 필요한 게이트 전압의 변화량이 61.3밀리볼트로, 상온에서 기존 방식의 트랜지스터가 도달할 수 있는 이론적 최솟값인 약 60밀리볼트에 가까웠다. 켜진 상태와 꺼진 상태의 전류 비율도 1,000만 배 이상으로 나타나, 적은 전압 변화로 전류를 안정적으로 제어할 수 있음을 확인했다.
또한 산화텅스텐 절연막은 전기적 성능을 두께로 환산한 등가산화막두께(EOT)가 1나노미터 미만으로, 국제 반도체 로드맵*에서 제시한 초미세 소자의 핵심 성능 목표 수준을 달성했다.
나아가 연구진은 p형과 n형 트랜지스터를 수직으로 쌓아 ‘상보형 인버터’를 제작했다. 인버터는 입력된 전기 신호를 반대로 바꾸는 디지털 회로의 기본 구성요소다. 제작한 인버터는 1볼트(V)의 낮은 전압에서도 신호를 반전시켜, 이번 기술이 개별 소자를 넘어 적층형 집적회로로 확장될 가능성을 보여줬다.
이번 연구는 개별 소재나 접합면의 성능 개선을 넘어, 트랜지스터의 주요 구성요소를 하나의 박막에 구현했다는 데 차별성이 있다. 연구진은 이 기술을 다양한 2차원 반도체 소재에 적용하고 웨이퍼 크기의 대면적 공정으로 발전시키는 한편, 3차원 적층형 집적회로 등 차세대 초미세·저전력 반도체 기술로의 응용 가능성을 탐색할 계획이다.
조문호 IBS 단장은 "이번 연구는 원자 단위 물질 조작이라는 기초 물질과학의 기법을 현대 반도체 기술에 접목해 미래 반도체 기술의 질적 도약을 위한 돌파구를 마련했다는 데 의미가 있다"며, “초저전력·초미세 반도체는 물론 차세대 적층형 반도체 소자 기술로도 확장될 수 있을 것"이라고 전했다.
김성수 과기정통부 연구개발정책실장은 “이번 연구는 기초과학 연구가 차세대 국가 전략기술인 반도체 분야의 난제를 해결하고 새로운 공정 패러다임을 제시한 대표적인 혁신 사례”라며, “앞으로도 원천기술이 우리나라 산업 경쟁력으로 이어질 수 있도록 기초·원천 연구 지원을 아끼지 않겠다”라고 밝혔다.
[중앙뉴스라인, 한장원기자] 차세대 반도체의 핵심 소재로 주목받는 ‘2차원 반도체’를 원자층 단위로 정교하게 가공하는 새로운 기술이 개발됐다. 복잡한 물질 적층 공정을 간소화하고 초미세·저전력 반도체를 개발하는 데 기여할 것으로 기대된다.과학기술정보통신부는 기초과학연구원(원장 장석복, 이하 ‘IBS’) 반데르발스 양자 물질 연구단 조문호 단장(POSTECH, 포스텍 석학 교수) 연구팀이 2차원 반도체를 구성하는 원자를 선택적으로 바꿔, 하나의 박막에 반도체·절연체·준금속 영역을 원하는 층과 위치에 구현하는 ‘모듈형 트랜지스터 제작 기술’을 개발했다고 밝혔다.이번 연구는 과기정통부의 IBS 기초과학연구단 지원 사업을 통해 수행됐으며, 세계적 학술지 '사이언스(Science)'에 10월 16일(금) 오전 3시(KST) 게재됐다.인공지능(AI) 기술의 발전으로 반도체의 미세화와 전력 효율을 높이기 위한 연구가 활발하다. 특히 원자층 두께에도 전류를 제어할 수 있는 2차원 반도체는 기존 실리콘 반도체의 미세화 한계를 극복할 차세대 소재로 주목받고 있다. 글로벌 반도체 기업과 연구기관을 중심으로 산업용 웨이퍼 공정에 적용하기 위한 연구가 진전되고 있지만, 실제 전자소자로 구현하려면 서로 다른 물질을 정교하게 집적해야 하는 기술적 과제가 남아 있다.대표적 반도체 소자인 트랜지스터는 전류를 켜고 끄는 스위치로, 전류가 흐르는 반도체와 이를 제어하기 위한 절연막, 전류가 드나드는 금속 전극이 필요하다. 그러나 2차원 반도체는 표면에서 다른 물질과 화학적으로 잘 결합하지 않아 절연막을 균일하게 입히기 어렵다. 금속 전극을 직접 붙이면 접촉면이 손상되거나 전기 저항이 커져 성능이 떨어질 수도 있다. 서로 다른 얇은 물질을 한 장씩 옮겨 쌓는 방법도 있지만, 공정이 복잡해 넓은 면적에 균일하게 적용하거나 대량 생산으로 확대하는 데 한계가 있었다.연구진은 서로 다른 물질을 쌓는 대신 2차원 반도체를 이루는 원자를 선택적으로 바꿔 필요한 물질을 원하는 위치에 직접 만드는 방식을 고안했다.연구에 사용한 p형 반도체 ‘이셀레늄화텅스텐(WSe₂)’은 금속인 텅스텐(W) 원자층을 셀레늄(Se) 원자층이 위아래로 감싼 구조다. 연구진은 중심의 텅스텐 원자는 그대로 두고 주변의 셀레늄 원자만 다른 원자로 바꾸면 물질의 전기적 성질도 달라지는 원리를 활용했다.연구진은 다층 이셀레늄화텅스텐 박막의 원하는 층과 위치에서 셀레늄 원자를 산소(O), 황(S), 텔루륨(Te)으로 선택적으로 치환했다. 이를 통해 각각 절연체인 산화텅스텐(WOₓ), n형 반도체인 이황화텅스텐(WS₂), 전기가 잘 통하는 준금속 이텔루륨화텅스텐(WTe₂)으로 변환했다.이 과정에서 박막의 층과 층 사이에 있는 미세한 틈이 반응 원자의 이동을 가로막는 장벽으로 작용한다는 점을 이용했다. 반응 온도와 반응 기체의 압력을 조절해 화학반응이 다음 층으로 넘어가는 것을 제어함으로써, 약 0.7나노미터(nm) 두께의 원자층 단위로 물질을 변환했다. 또한 반도체 공정용 마스크(가림막)를 활용해 평면상의 원하는 위치만 선택적으로 바꾸는 데에도 성공했다.연구진은 이 기술로 하나의 박막에 반도체(이셀레늄화텅스텐)와 절연막(산화텅스텐), 준금속 전극 접합층(이텔루륨화텅스텐)을 갖춘 모듈형 트랜지스터를 구현했다. 전류의 원활한 흐름을 돕는 준금속 접합층을 적용하자 금속 전극에서 반도체로 전하가 이동할 때 넘어야 하는 에너지 장벽이 35.5밀리전자볼트(meV)까지 낮아졌다. 금속 전극을 직접 붙이는 경우와 비교해 약 3분의 1 수준으로, 전류가 더 쉽게 흐를 수 있음을 의미한다.전류를 켜고 끄는 성능도 이론적 한계에 근접했다. 전류를 10배로 바꾸는 데 필요한 게이트 전압의 변화량이 61.3밀리볼트로, 상온에서 기존 방식의 트랜지스터가 도달할 수 있는 이론적 최솟값인 약 60밀리볼트에 가까웠다. 켜진 상태와 꺼진 상태의 전류 비율도 1,000만 배 이상으로 나타나, 적은 전압 변화로 전류를 안정적으로 제어할 수 있음을 확인했다.또한 산화텅스텐 절연막은 전기적 성능을 두께로 환산한 등가산화막두께(EOT)가 1나노미터 미만으로, 국제 반도체 로드맵*에서 제시한 초미세 소자의 핵심 성능 목표 수준을 달성했다.나아가 연구진은 p형과 n형 트랜지스터를 수직으로 쌓아 ‘상보형 인버터’를 제작했다. 인버터는 입력된 전기 신호를 반대로 바꾸는 디지털 회로의 기본 구성요소다. 제작한 인버터는 1볼트(V)의 낮은 전압에서도 신호를 반전시켜, 이번 기술이 개별 소자를 넘어 적층형 집적회로로 확장될 가능성을 보여줬다.이번 연구는 개별 소재나 접합면의 성능 개선을 넘어, 트랜지스터의 주요 구성요소를 하나의 박막에 구현했다는 데 차별성이 있다. 연구진은 이 기술을 다양한 2차원 반도체 소재에 적용하고 웨이퍼 크기의 대면적 공정으로 발전시키는 한편, 3차원 적층형 집적회로 등 차세대 초미세·저전력 반도체 기술로의 응용 가능성을 탐색할 계획이다.조문호 IBS 단장은 "이번 연구는 원자 단위 물질 조작이라는 기초 물질과학의 기법을 현대 반도체 기술에 접목해 미래 반도체 기술의 질적 도약을 위한 돌파구를 마련했다는 데 의미가 있다"며, “초저전력·초미세 반도체는 물론 차세대 적층형 반도체 소자 기술로도 확장될 수 있을 것"이라고 전했다.김성수 과기정통부 연구개발정책실장은 “이번 연구는 기초과학 연구가 차세대 국가 전략기술인 반도체 분야의 난제를 해결하고 새로운 공정 패러다임을 제시한 대표적인 혁신 사례”라며, “앞으로도 원천기술이 우리나라 산업 경쟁력으로 이어질 수 있도록 기초·원천 연구 지원을 아끼지 않겠다”라고 밝혔다.